|
|
PDF PM73121 Data sheet ( Hoja de datos )
| Número de pieza | PM73121 | |
| Descripción | AAL1 Segmentation And Reassembly Processor | |
| Fabricantes | PMC-Sierra | |
| Logotipo |  |
|
Hay una vista previa y un enlace de descarga de PM73121 (archivo pdf) en la parte inferior de esta página. Total 30 Páginas | ||
|
No Preview Available !
Data Sheet
PMC-980620
Issue 3
PMC-Sierra, Inc.
PM731w2w1wA.DAaLta1Sgheaetot4rUI.Icom
AAL1 SAR Processor
PM73121
AAL1gator II
AAL1 Segmentation And Reassembly
Processor
DATA SHEET
Issue 3: January 1999
QSPQSD@U6S`Ã6I9Ã8PIAD9@IUD6GÃUPÃQH8TD@SS6ÃDI8Ã6I9ÃAPSÃDUTÃ8VTUPH@ST¶ÃDIU@SI6GÃVT@
1 page  
Data Sheet
PMC-980620
,VVXH
PMC-Sierra, Inc.
PM7w3w1w21.DAaAtaLS1hgeaetto4rUI.Icom
AAL1 SAR Processor
From Version
04/17/98
To Version
Issue 1
01/21/98
04/17/98
Major Changes
• Changed from WAC-121-A to PM73121.
• Changed from User’s Manual to Long Form Data Sheet.
• Deleted references to the BT_Mode and default mode.
• Added PMC part numbers to Figure 5 on page 11, Figure 6 on
page 12, Figure 7 on page 13, and Figure 86 on page 168.
• Under the “R_LINE_STATE Word Format” section on page 156,
added “Not used in UDF-HS mode.” for the R_UNDERRUN and
R_RESUME field descriptions.
• Under section 7.11 “Activating a New Queue on an Active Line”,
on page 167, changed from “CMD_REG_ATTN” to
“CSD_REG_ATTN bit”.
• Changed references from SRTS_PORT to SRTS_LINE
throughout the manual.
• Added the sixth bullet on page 6.
• Under “Potential System Impacts” on page 7, added “Hardware
Considerations”.
• Deleted the first paragraph on page 65.
• Replaced section 3.7.1 “SRTS for the Receive Side” starting on
page 66 with section 3.7.1 “Generation of TL_CLK” starting on
page 68.
• Added section 3.7.1.1 “Recovered Mode” starting on page 69,
section 3.7.1.2 “Synthesize a Nominal E1 or T1 Clock” starting on
page 69, and section 3.7.1.3 “Synthesize an E1 or T1 Clock based
on SRTS” starting on page 70.
• In Table 9 on page 88, changed the last sentence of the
“SYS_CLK” description to read “The maximum frequency is
40 MHz.
• In Table 10 on page 89, added the note to the description of “/
SCAN_TRST” on page 89.
• Under section 6.5 “RAM and Microprocessor Timing” starting on
page 104, changed the first sentence of the third paragraph from
“running at 38.88 MHz” to “running near maximum speed”.
• The first sentence of the fourth paragraph changed from
“(38.88 MHz)” to “(40.00 MHz)”.
• In Figure 69 on page 105, changed SYS_CLK from “38.88 MHz”
to “40.00 MHz”.
• In Table 21 on page 105, changed the maximum value of Number
12 from “8” to “7”.
QSPQSD@U6S`Ã6I9Ã8PIAD9@IUD6GÃUPÃQH8TD@SS6ÃDI8Ã6I9ÃAPSÃDUTÃ8VTUPH@ST¶ÃDIU@SI6GÃVT@
5 Page 
Data Sheet
PMC-980620
,VVXH
PMC-Sierra, Inc.
PM73w12w1wA.DAatLa1Sgheaetot4rUI.cI om
AAL1 SAR Processor
5 Physical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
6 Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
6.1 Transmit Side Line Interface Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
6.2 Receive Side Line Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
6.3 Transmit UTOPIA Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
6.3.1 TUTOPIA as the ATM Layer Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
6.3.2 TUTOPIA as the PHY Layer Device in Single PHY (SPHY) Mode . . . . . . . . . . . . . . . . . . . . . . . . 98
6.3.3 TUTOPIA as the PHY Layer Device in Multi-PHY (MPHY) Mode . . . . . . . . . . . . . . . . . . . . . . . . 99
6.4 Receive UTOPIA Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.4.1 RUTOPIA as the ATM Layer Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.4.2 RUTOPIA as the PHY Layer Device in Single-PHY (SPHY) Mode . . . . . . . . . . . . . . . . . . . . . . . 101
6.4.3 RUTOPIA as the PHY Layer Device in Multi-PHY (MPHY) Mode . . . . . . . . . . . . . . . . . . . . . . . 102
6.5 RAM and Microprocessor Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6.5.1 RAM Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6.5.2 Microprocessor Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
6.5.2.1 Microprocessor RAM Write Cycle Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
6.5.2.2 Microprocessor RAM Read Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
6.5.2.3 Microprocessor Write Command Register Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
6.5.2.4 Microprocessor Read Command Register Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
6.5.3 Microprocessor Holdoff Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
6.6 Interrupt Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
6.7 SRTS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
6.8 Miscellaneous Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
6.8.1 SYS_CLK Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
6.8.2 RESET Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
6.8.3 JTAG Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
7 Control Registers and Data Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
7.1 General. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
7.2 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
7.3 Control Registers Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
7.4 Control Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
7.4.1 DEVICE_REV. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
7.4.2 COMP_LIN_REG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
7.4.3 LIN_STR_MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
7.5 Transmit Data Structures Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
7.6 Transmit Data Structures Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
7.6.1 P_FILL_CHAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
7.6.2 T_ADD_QUEUE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
7.6.3 T_SEQNUM_TBL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
7.6.4 T_COND_SIG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
7.6.5 T_COND_DATA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
QSPQSD@U6S`Ã6I9Ã8PIAD9@IUD6GÃUPÃQH8TD@SS6ÃDI8Ã6I9ÃAPSÃDUTÃ8VTUPH@ST¶ÃDIU@SI6GÃVT@
LLL
11 Page | ||
| Páginas | Total 30 Páginas | |
| PDF Descargar | [ Datasheet PM73121.PDF ] | |
Hoja de datos destacado
| Número de pieza | Descripción | Fabricantes |
| PM73121 | AAL1 Segmentation And Reassembly Processor | PMC-Sierra |
| PM73122 | 32 LINK CES/DBCES AAL1 SAR PROCESSOR | PMC-Sierra |
| PM73123 | 8 Link CES/DBCES AAL1 SAR | PMC-Sierra |
| PM73124 | 4 Link CES/DBCES AAL1 SAR | PMC-Sierra |
| Número de pieza | Descripción | Fabricantes |
| SLA6805M | High Voltage 3 phase Motor Driver IC. |
 Sanken |
| SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
 Analog Devices |
|
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
| DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |