|
|
Número de pieza | MC145572 | |
Descripción | ISDN U-INTERFACE TRANSCEIVER | |
Fabricantes | Freescale Semiconductor | |
Logotipo | ||
Hay una vista previa y un enlace de descarga de MC145572 (archivo pdf) en la parte inferior de esta página. Total 30 Páginas | ||
No Preview Available ! www.DataSheet4U.com
Freescale Semiconductor, Inc.
Introduction
1
ISDN Basic Access System Overview
2
Pin Descriptions
3
MCU Mode Register Description Reference
4
MCU Mode Device Functionality
5
MCU Mode Activation and Deactivation
6
MCU Mode Maintenance Channel Operation
7
GCI Mode Functional Description
8
MCU Mode Programming Suggestions
9
Electrical Specifications 10
Mechanical Data 11
Appendices A–J
For More Information On This Product,
Go to: www.freescale.com
1 page Freescale Semiconductor, Inc.
TABLE OF CONTENTS
SECTION 1
INTRODUCTION
1.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1
1.2 SUPPLEMENTAL DOCUMENTATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1
1.3 FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2
1.4 REVISIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2
SECTION 2
ISDN BASIC ACCESS SYSTEM OVERVIEW
2.1 ISDN REFERENCE MODEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–1
2.2 U–INTERFACE TRANSCEIVER ISDN APPLICATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–1
2.3 NON–ISDN U–INTERFACE TRANSCEIVER APPLICATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2–3
3.1
3.2
3.3
3.3.1
3.3.2
3.3.3
3.3.4
3.3.5
3.3.6
3.3.7
SECTION 3
PIN DESCRIPTIONS
INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PIN DESCRIPTION QUICK REFERENCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PIN DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Power Supply Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mode Selection Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Time Division Multiplex Data Interface Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Control/Status Interface Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2B1Q Line Interface Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Crystal Oscillator and Phase Locked Loop (PLL) Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Crystal Oscillator Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–1
3–1
3–4
3–4
3–5
3–6
3–8
3–12
3–12
3–13
4.1
4.2
4.2.1
4.2.2
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.3.5
4.3.6
4.3.7
4.4
4.4.1
4.4.2
4.4.3
4.4.4
4.4.5
4.4.6
SECTION 4
MCU MODE REGISTER DESCRIPTION REFERENCE
INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
REGISTER MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Register Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bit Description Legend . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NIBBLE REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NR0: Reset and Power–Down Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NR1: Activation Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NR2: Activation Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NR3: Interrupt Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NR4: Interrupt Mask Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NR5: IDL2 Data Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
R6: eoc Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
BYTE REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
BR0: M4 Transmit Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
BR1: M4 Receive Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
BR2: M5/M6 Transmit Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
BR3: M5/M6 Receive Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
BR4: febe Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
BR5: nebe Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1
4–3
4–3
4–5
4–5
4–5
4–6
4–8
4–9
4–9
4–10
4–10
4–12
4–12
4–12
4–13
4–13
4–14
4–14
MOTOROLA
For More InforMmCa1t4io55n7O2 n This Product,
Go to: www.freescale.com
Contents–i
5 Page Freescale Semiconductor, Inc.
LIST OF FIGURES
Figure
Figure 2–1.
Figure 2–2.
Figure 2–3.
Figure 2–4.
Figure 3–1.
Figure 4–1.
Figure 4–2.
Figure 4–3.
Figure 4–4.
Figure 5–1.
Figure 5–2.
Figure 5–3.
Figure 5–4.
Figure 5–5.
Figure 5–6.
Figure 5–7.
Figure 5–8.
Figure 5–9.
Figure 5–10.
Figure 5–11.
Figure 5–12.
Figure 5–13.
Figure 5–14.
Figure 5–15.
Figure 5–16.
Figure 5–17.
Figure 5–18.
Figure 5–19.
Figure 5–20.
Figure 5–21.
Figure 5–22.
Figure 5–23.
Figure 5–24.
Figure 5–25.
Figure 5–26.
Figure 5–27.
Figure 5–28.
Figure 5–29.
Figure 5–30.
Figure 5–31.
Figure 5–32.
Figure 5–33.
Figure 5–34.
Figure 5–35.
Figure 5–36.
Title . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Page
ISDN Reference Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
MC145572 Typical ISDN Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pair Gain Application, Central Office Terminal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pair Gain Application, Remote Terminal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Method to Drive MC145572 with External Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Loopback Control Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Loopback Logic Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Timing in 8–Bit Master Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Timing in 10–Bit Master Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
MC145572 Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
MCU Mode with SCP Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SCP Nibble Registers 0 – 5, Write Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SCP Nibble Registers 0 – 5, Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SCP eoc Register R6 Write Operation Using Double 8–Bit Transfer . . . . . . . . . . . . . . . . . . .
SCP eoc Register R6 Read Operation Using Double 8–Bit Transfer . . . . . . . . . . . . . . . . . . .
SCP eoc Register R6 Write Operation Using Single 16–Bit Transfer . . . . . . . . . . . . . . . . . . .
SCP eoc Register R6 Read Operation Using Single 16–Bit Transfer . . . . . . . . . . . . . . . . . . .
SCP Byte Register Write Operation Using Double 8–Bit Transfer . . . . . . . . . . . . . . . . . . . . . .
SCP Byte Register Read Operation Using Double 8–Bit Transfer . . . . . . . . . . . . . . . . . . . . . .
SCP Byte Register Write Operation Using Single 16–Bit Transfer . . . . . . . . . . . . . . . . . . . . .
SCP Byte Register Read Operation Using Single 16–Bit Transfer . . . . . . . . . . . . . . . . . . . . .
MCU Mode with PCP Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PCP Mode Nibble Register Write and Read Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PCP Register R6 Write and Read Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PCP Byte Register Write Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Timing in Short Frame Master Mode, 8–Bit Frames . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Timing in Short Frame Master Mode, 10–Bit Frames . . . . . . . . . . . . . . . . . . .
IDL2 Interface Timing in Short Frame Slave Mode, 8–Bit Frames . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Timing in Short Frame Slave Mode, 10–Bit Frames . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Timing in Long Frame, 8–Bit Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Timing in Long Frame, 10–Bit Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 GCI 2B+D Data Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
D Channel Port Timing, IDL2 10–Bit Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
D Channel Port Timing, IDL2 8–Bit Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
D Channel Port Timing, IDL2 GCI 2B+D Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timeslot Assigner Data Format Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timeslot Assigner Data Format Example, B2 Channel Not Enabled . . . . . . . . . . . . . . . . . . . .
Timeslot Assigner Example with D Channel Port Enabled . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timeslot Numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SFAR Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SFAX Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 GCI 2B+D Format Superframe Alignment Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
U–Interface Loopback Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IDL2 Interface Loopback Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Superframe Framer–to–Deframer Loopback Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .
2–1
2–2
2–3
2–3
3–13
4–16
4–17
4–19
4–19
5–1
5–5
5–6
5–6
5–7
5–7
5–8
5–8
5–9
5–9
5–10
5–10
5–11
5–12
5–13
5–14
5–16
5–16
5–17
5–17
5–18
5–19
5–20
5–21
5–21
5–21
5–23
5–24
5–25
5–26
5–28
5–28
5–29
5–31
5–32
5–33
MOTOROLA
For More InforMmCa1t4io55n7O2 n This Product,
Go to: www.freescale.com
Contents–vii
11 Page |
Páginas | Total 30 Páginas | |
PDF Descargar | [ Datasheet MC145572.PDF ] |
Número de pieza | Descripción | Fabricantes |
MC145572 | ISDN U-INTERFACE TRANSCEIVER | Freescale Semiconductor |
MC145572EVK | ISDN U-Interface Transceiver Evaluation Kit | Motorola Semiconductors |
MC14557B | 1-TO-64 BIT VARIABLE LENGTH SHIFT REGISTER | Motorola Semiconductors |
MC14557B | 1-to-64 Bit Variable Length Shift Register | ON Semiconductor |
Número de pieza | Descripción | Fabricantes |
SLA6805M | High Voltage 3 phase Motor Driver IC. |
Sanken |
SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
Analog Devices |
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |