|
|
Número de pieza | PSB21150 | |
Descripción | IPAC-X ISDN PC ADAPTER CIRCUIT | |
Fabricantes | Infineon Technologies | |
Logotipo | ||
Hay una vista previa y un enlace de descarga de PSB21150 (archivo pdf) en la parte inferior de esta página. Total 30 Páginas | ||
No Preview Available ! Data Sheet, DS1, Jan. 2003
IPAC-X
ISDN PC Adapter Circuit
PSB/PSF 21150, V 1.4
Wired
Communications
Never stop thinking.
1 page IPAC-X
PSB/PSF 21150
Table of Contents
Page
3.5.2.2
3.5.2.3
3.5.2.4
3.5.3
3.5.3.1
3.5.3.2
3.5.3.3
3.5.4
3.6
3.6.1
3.6.2
3.6.3
3.7
3.7.1
3.7.1.1
3.7.1.2
3.7.2
3.7.2.1
3.7.2.2
3.7.3
3.7.3.1
3.7.3.2
3.7.3.3
3.7.3.4
3.7.3.5
3.7.3.6
3.7.4
3.7.5
3.7.5.1
3.7.5.2
3.7.5.3
3.7.5.4
3.7.6
3.8
3.8.1
3.9
3.9.1
3.9.2
3.9.2.1
3.9.2.2
3.9.3
3.9.3.1
States (LT-S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
C/I Codes (LT-S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Infos on S/T (LT-S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
State Machine NT Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
State Transition Diagram (NT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
States (NT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
C/I Codes (NT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Command/Indicate Channel Codes (C/I0) - Overview . . . . . . . . . . . . . . 90
Control Procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Example of Activation/Deactivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Activation Initiated by the Terminal . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Activation initiated by the Network Termination NT . . . . . . . . . . . . . . . . 93
IOM-2 Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
IOM-2 Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Controller Data Access (CDA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
IDSL Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Serial Data Strobe Signal and Strobed Data Clock . . . . . . . . . . . . . . 112
Serial Data Strobe Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Strobed IOM-2 Bit Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
IOM-2 Monitor Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Handshake Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Error Treatment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
MONITOR Channel Programming as a Master Device . . . . . . . . . . 122
MONITOR Channel Programming as a Slave Device . . . . . . . . . . . 123
Monitor Time-Out Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
MONITOR Interrupt Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
C/I Channel Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
D-Channel Access Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
TIC Bus D-Channel Access Control . . . . . . . . . . . . . . . . . . . . . . . . 128
S-Bus Priority Mechanism for D-Channel . . . . . . . . . . . . . . . . . . . . 130
S-Bus D-Channel Control in LT-T . . . . . . . . . . . . . . . . . . . . . . . . . . 133
D-Channel Control in the Intelligent NT (TIC- and S-Bus) . . . . . . . . 133
Activation/Deactivation of IOM-2 Interface . . . . . . . . . . . . . . . . . . . . . 137
Auxiliary Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Mode Dependent Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
HDLC Controllers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Message Transfer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Structure and Control of the Receive FIFO . . . . . . . . . . . . . . . . . . . 146
Receive Frame Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Structure and Control of the Transmit FIFO . . . . . . . . . . . . . . . . . . 154
Data Sheet 5 2003-01-30
5 Page IPAC-X
PSB/PSF 21150
List of Figures
Page
Figure 76
Figure 77
Figure 78
Figure 79
Figure 80
Figure 81
Figure 82
Figure 83
Figure 84
Figure 85
Figure 86
Figure 87
Figure 88
Figure 89
Figure 90
Figure 91
Figure 92
Figure 93
Figure 94
Figure 95
Figure 96
Figure 97
Figure 98
Figure 99
Figure 100
Figure 101
Figure 102
Figure 103
Figure 104
Figure 105
Data Flow for Collision Resolution Procedure in Intelligent NT . . . . . 136
Deactivation of the IOM-2 Interface . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Activation of the IOM-2 interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
RFIFO Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Data Reception Procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Reception Sequence Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Receive Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Data Transmission Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Transmission Sequence Example . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Transmit Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Interrupt Status Registers of the HDLC Controllers . . . . . . . . . . . . . . 161
Layer 2 Test Loops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Register Mapping of the IPAC-X . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Oscillator Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
Input/Output Waveform for AC Tests . . . . . . . . . . . . . . . . . . . . . . . . . 241
IOM-2 Timing (TE mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
IOM-2 Timing (LT-S, LT-T, NT mode) . . . . . . . . . . . . . . . . . . . . . . . . 243
Definition of Clock Period and Width . . . . . . . . . . . . . . . . . . . . . . . . . 244
SCI Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Microprocessor Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Microprocessor Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
Microprocessor Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
Microprocessor Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
Sampling Time in LT-S/NT Mode (M-Bit Input) . . . . . . . . . . . . . . . . . 250
Reset Signal RES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
Maximum Line Input Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Transformer Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
Data Sheet 11 2003-01-30
11 Page |
Páginas | Total 30 Páginas | |
PDF Descargar | [ Datasheet PSB21150.PDF ] |
Número de pieza | Descripción | Fabricantes |
PSB2115 | ISDN PC Adapter Circuit IPAC | Siemens Semiconductor |
PSB21150 | IPAC-X ISDN PC ADAPTER CIRCUIT | Infineon Technologies |
Número de pieza | Descripción | Fabricantes |
SLA6805M | High Voltage 3 phase Motor Driver IC. |
Sanken |
SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
Analog Devices |
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |